HBM 介绍及发展历程

半导体工艺与设备 2025年05月13日 09:33 北京

1. HBM 概述

HBM 是一种创新的 3D 堆叠 DRAM 技术，由 AMD 和 SKhynix 联合开发。它通过垂直堆叠多层 DRAM 芯片，并使用高带宽串行接口与 GPU 或 CPU 直连，提供远超传统 DRAM 的带宽和容量。高带宽内存（HBM）它象征着内存技术的革命性跨越，尤其在高性能计算（HPC）、人工智能（AI）、数据中心和高端游戏等领域。

s

2. HBM 原理

HBM 的核心在于独特的 3D 堆叠架构和 TSV（Through - Silicon - Via）技术：

① 3D 堆叠架构 ：垂直堆叠多个 DRAM 芯片层，增加单位面积内存容量，各层 DRAM 通过微凸点与逻辑芯片相连。

② TSV 技术 ：在硅芯片中垂直贯穿导电通路连接不同层次电路，减少芯片间连接长度和电阻。

③ 高带宽串行接口 ：与传统并行接口相比，串行接口在更少引脚数量下实现更高数据传输速率。

3. HBM 的优势

◎高带宽 ：满足高性能计算需求，带宽远超传统 DRAM。

◎高容量 ：3D 堆叠技术在相同芯片面积内集成更多 DRAM 层，提供更大内存容量。

◎低功耗 ：垂直堆叠结构减少数据传输距离，TSV 技术也有助于降低功耗。

◎小尺寸 ：3D 堆叠设计使内存模块尺寸大幅减小，利于系统紧凑设计。

4. HBM 技术的发展历程

① HBM1

HBM1量产是在2014年，但早在2009年AMD与SK hynix就开始研发探索相关的产品。

2015年AMD发布的Fiji GPU游戏卡首次搭载其与SK Hynix多年的研究成果HBM。

HBM1 Stacks规格比较简单，仅有4 Hi类型，单Stack 1024bit，最大容量1GB，带宽128GB/s。Fiji GPU搭载4个HBM1 Stacks总容量4GB，总带宽为512GB/s。

但HBM以其总线宽度优势其带宽大幅领先于GDDR，适逢内存瓶颈已经成为制约算力发展的一大难题，GPGPU计算卡在随后的日子里少不了HBM。

HBM不仅在带宽以上有极大的优势，其能耗比以及尺寸相对传统的DDR均有不可比拟的巨大优势。
②.HBM2

HBM2首发在2016年的NVIDIA P100上（大概是），P100采用4个HBM2 4GB Stacks，此时总带宽达到了720GB/s. 是采用GDDR的M40带宽的3倍。

2017年，也许是为了赶上深度学习热潮，仅隔一年，首次搭载Tensor Core的V100也正式发布，同样搭载4 HBM2 Stacks，内存翻倍至32GiB。

得益于HBM的发展，V100 HBM带宽是P100的1.5倍，来到了900GB/s。

③ HBM2e

2020年面世的A100搭载5个HBM2e 8Hi 16GB Stacks，此时总容量达到了80GB，带宽2039GB/s是前代V100 900GB/s的两倍有余（初代A100搭载的是5个HBM2 8GB Stacks，带宽仅有1.6TB/s）。

也许是Die Size过于庞大，预留的12个HBM Controller，仅有10个被启用，非满血的6个HBM2e。

④ HBM3

2023年年底，AMD正式发布了MI300X，搭载了8个HBM3 12Hi 24GB Stacks，总容量192GB，总带宽达到了惊人的5.3TB/s。

⑤ HBM3e

HBM3E 采用 2.5D/3D 架构，3D 表示 HBM 封装在一个设备上的 3D DRAM 堆栈，2.5D 表示 HBM 存储设备与处理芯片（比如 GPU）的连接方式，两者之间的数据路径达到了 1024 条，HBM 和 GPU之间通过 interposer 连接。1F设计（1-Flip Chip）是一种先进的封装技术，旨在提高芯片的性能和效率，提高更高的带宽、传输速率、较低的延迟。

国际知名研究机构Yole公布了海力士HBM 3E产品的横截面，该产品用于英伟达超级服务器GH200中。

从横截面图中，可以清楚地看到8层存储单逻辑电路的堆叠结构。海力士的HBM3E提供8Gbps传输速度和16GB内存，是HBM3的扩展版本，旨在为高性能计算和人工智能应用提供突破性性能。

⑥ HBM4

2025年4月16日JEDEC 发布了 HBM4（高带宽存储器 4）官方规范 JESD238，这是一项旨在满足人工智能工作负载、高性能计算和高级数据中心环境快速增长需求的新内存标准。新标准引入了架构变化和接口升级，旨在提升内存带宽、容量和效率，以适应不断演变的数据密集型应用。

近日，在台积电北美技术研讨会上，SK海力士首次向公众展示其最新的16层堆叠HBM4方案以及其他几种内存产品。据SK海力士介绍，HBM4的容量高达48 GB，带宽为2.0 TB/s，I/O速度为8.0 Gbps。SK海力士宣布计划在2025年下半年实现量产，这意味着该工艺最早可能在年底前集成到产品中。

三星电子将HBM4业务的重点放在了正在开发的10㎚级第6代（1c）DRAM上，计划在HBM4 12Hi产品中配备1c DRAM和逻辑芯片。如果能够稳步量产1c DRAM，有望在HBM4的产品性能上取得优势。SK海力士的HBM4配备的是1b DRAM。

美光则计划于2026 年量产上市HBM4。在2025财年第二季度财报电话会议上，美光总裁兼首席执行官Sanjay Mehrotra宣布这项计划。他表示，与HBM3E相比，美光的HBM4可将带宽提高60%以上。